PHD OPPORTUNITY · BOOKUNI
芯片上分布式神经元级硬件加速器架构的研究
University of Grenoble Alpes
Grenoble · 法国
01项目概览
本项目旨在设计利用分布在芯片块上的硬件加速器来提升人工智能工作负载的数字电路。研究重点在于电路划分、调度、优化及实现相关问题。申请者应具备先进的硬件描述语言与 FPGA 设计技能，并拥有数字电路及电路架构方面的实践经验。
02研究内容
尚未取得此项资料，请以官方招聘页面为准。
03申请条件
尚未取得此项资料，请以官方招聘页面为准。
04资助与待遇
尚未取得此项资料，请以官方招聘页面为准。
05申请材料与流程
尚未取得此项资料，请以官方招聘页面为准。