基于仿真技术的通用处理器性能稳健评估

该博士项目旨在解决使用软件模拟器评估 CPU 性能时面临的挑战。其目标是开发能够克服系统级噪声并在没有硬件参考的情况下确保性能准确性的方法。研究重点将放在分析虚拟内存引起的噪声，以及完善微架构特性的定义，以实现可靠的模拟效果。

职位说明： 项目描述： 利用硬件原型设计计算系统因周转周期漫长以及先进芯片制造的高昂成本而不切实际。因此，采用软件模型来构建和优化各设备的微架构以及整个系统的架构。这些模型被称为模拟器，能够模拟单个设备（如CPU或GPU）或整个系统，并且可以具有不同的抽象层次。 例如，CPU的功能模型仅能模拟指令的语义，有助于研究ISA层面的特性（如程序中的指令组合）及优化措施（如新指令是否有助于性能提升）。相反，CPU的时间模型则能够描述执行程序指令的具体微架构以及执行所需的时间。这有助于研究对性能有影响的硬件特性。通过仿真提供有价值的见解较为困难，主要存在两个问题。 首先，验证功能模拟器是否正确较为简单，因为 ISA 已经明确规定，有时还会使用专门的形式化描述（例如 SAIL）。然而，验证时序模拟器是否正确则更为困难，因为在此语境下“正确”的定义并不明确。实际上，尽管微架构可能能够正确执行指令（架构正确性），但其实际运行效果可能并不理想，即其执行速度可能比预期要慢。但在学术环境中，预期往往定义不明确，因为微架构特性的权威参考通常是研究论文，而研究论文并不总是能提供可靠的微架构规范。 其次，使用模拟器评估 CPU 性能会受到系统级噪声的影响，因为 CPU 并非能够连续执行某一特定程序。操作系统会对在 CPU 上执行的不同进程进行时间复用，这可能会干扰微架构结构（如缓存、分支预测器），从而降低目标程序的性能。需要注意的是，这种干扰不仅来自其他程序，也来自操作系统本身。 因此，必须权衡选择：要么单独模拟所需程序，忽略实际系统中其他进程及操作系统的影响；要么模拟整个系统，但由于系统级噪声的存在，可能无法得出关于微架构特性的明确结论。即便采用前一种方式，系统级噪声依然存在，因为虚拟内存抽象机制仍可能通过改变缓存行为来影响单独运行的程序的性能。 该博士论文项目旨在解决上述两个常见问题，探讨如何从学术模拟器中获取稳健的设计见解。第一项工作将致力于解决系统级噪声问题，首先通过现代学术模拟基础设施对噪声进行表征，重点关注虚拟与物理映射的影响；其次提出在虚拟内存存在的情况下实现稳健模拟的解决方案。同时，也将类似地研究操作系统执行及其他进程对模拟结果的影响。第二项工作将重点研究在缺乏可用硬件情况下的模拟器性能正确性，以便进行对比分析。 具体细节尚待确定，但核心思想是任何微架构“性能”特性应在微架构层面得到明确界定，以便能够与参考标准进行对比，并验证正确的性能表现。这需要一种能够定义微架构规范的方法，该方法需超越科学论文中的描述，例如将该特性定义为有状态结构、对这些结构的读写操作以及这些操作的排序。

Profile and skills required: - Fundamentals of CPU architecture (pipeline, caches, speculation) - Good knowledge of C++ (OOP, memory management). Asking genAI tools to generate code without understanding underlying concepts will not be considered as 'knowledge'. - Autonomy since obtaining a PhD implies being able to drive research independently - Writing skills given that scientific articles will be written - Communication: Ability to work under advising team, ability to present progress, explain blocking points and ask for guidance. Niveau d'anglais requis: Intermédiaire: Vous pouvez parler la langue de manière compréhensible, cohérente et avec assurance sur des sujets de la vie courante qui vous sont familiers.